VHDL 实例程序内有组合逻辑时序逻辑存储器举例状态机举例等程序 上传者：JACKSON47595 2020-05-15 18:24:30上传 RAR文件 42.22KB 热度 20次 多种VHDL实例程序,组合逻辑： 最高优先级编码器8位相等比较器 三人表决器（三种不同的描述方式）加法器描述 8位总线收发器：74245（注2）地址译码（form68008） 多路选择器（使用select语句）LED七段译码（注1） 多路选择器（使用if－else语句）双2－4译码器：74139 多路选择器（使用when－else语句）汉明纠错吗编码器 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论 JACKSON47595 资源：4 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
