VHDL 实例程序内有组合逻辑时序逻辑存储器举例状态机举例等程序

多种VHDL实例程序,组合逻辑： 最高优先级编码器8位相等比较器 三人表决器（三种不同的描述方式）加法器描述 8位总线收发器：74245（注2）地址译码（form68008） 多路选择器（使用select语句）LED七段译码（注1） 多路选择器（使用if－else语句）双2－4译码器：74139 多路选择器（使用when－else语句）汉明纠错吗编码器