DC Verilog HDL设计实例及其仿真与综合.rar 上传者：yj56476 2020-05-13 11:31:12上传 RAR文件 184.42KB 热度 37次 介绍了verilogHDL的特点,讨论了EDA技术的设计思路,针对数字电子系统,用&nBSP;verilogHDL设计了一个篮球30秒计时器.并在cadence和Synopsys环境下成功地进行了仿真和逻辑综合。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
