m10_rgmii.par

Intel®MAX®10FPGADKQsysNIOSII设计范例（QsyssystemdesignExample） 此设计基于MAX10FPGA开发套件包含NiosII，闪存FLASH，DDR3，三速以太网，UART 此设计是基于Quartus16.0Web服务器的板更新门户（BUP）设计，其中包含Nios®II处理器，三速以太网媒体访问控制（MAC）MegaCore®和DDR3MegaCore®。它允许您通过以太网远程更新FPGA系统，例如，它可以用于更新嵌入式FPGA系统的固件。该设计基于MAX10FPGA开发套件上的EthernetA端口，请