通信系统中串行数据交织器的设计
基于硬件描述语言(verilogHDL)和FPGA的串行数据交织器设计,包含实验代码、仿真及报告
下载地址
用户评论