基于FPGA的E1误码测试技术研究

根据仪器功能设计了FPGA内部逻辑框架，给出了伪随机序列产生、周期／随 机性误码插入、本地图案同步、HDB3编解码、误码率测量等逻辑模块的设计原理。 详细介绍El通信协议中的单帧同步、复帧同步、CRC校验技术以及随机误码产生 技术，并采用逐位检测方式设计了成帧器、解帧器和CRC校验逻辑。 设计的误码测试仪，实现了所需的功能，并通过了国家相关部门的认证。现 场实际使用情况表明该仪器具有较好的易用性和稳定性。