FPGA课程设计数字时钟verilog编写

Name: FPGA课程设计数字时钟verilog编写
Rating: 4.5 (48 reviews)
Author: qq_74744

上传者：qq_74744 2020-04-23 15:41:28上传 ZIP文件 500kb 热度 48次

FPGA使用verilog硬件语言编写的数字时钟，包含功能：整点提示，校准时钟，六位显示，内部还含有测试文件，使用的时modelsim仿真软件进行仿真。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

FPGA课程设计数字时钟verilog编写

FPGA使用verilog硬件语言编写的数字时钟，包含功能：整点提示，校准时钟，六位显示，内部还含有...

大小：0B | 2020-04-23 15:41:28
课程设计数字时钟

用DS18B20制作了一款数字时钟，可调节时间，可选择通过数码管或LCD1602显示

大小：0B | 2019-05-01 15:05:08
数字系统课程设计数字时钟

数字系统课程设计，带有星期的数字时钟！采用Proteus软件模拟，非常好用！

大小：0B | 2020-05-15 22:02:39
数字逻辑课程设计数字时钟

1.设计一个能显示日期、小时、分钟、秒的数字电子钟，并具有整点报时的功能。 2.由晶振电路产生1HZ...

大小：0B | 2018-12-18 10:22:40
电工课程设计数字时钟

一、设计基本要求、设计目的随着现代电子技术的发展，人们正处于一个信息时代，现代信息的存储、处理和传输...

大小：0B | 2019-07-23 22:43:58
数字电路课程设计数字时钟

自己做的数字电路课程设计,有论文、原理图、用protel做的图原理图、PCB图都有。

大小：909KB | 2021-04-20 04:04:05
模电课程设计数字时钟

大小：0B | 2019-03-06 05:48:30
数电课程设计数字时钟

有详细的设计思路及电路模拟及仿真图，能够进行正常的仿真

大小：0B | 2019-07-29 08:34:12
FPGA数字时钟计数器Verilog实现

FPGA基于Verilog语言的普通数字时钟计数器代码

大小：0B | 2019-05-16 06:21:41
数字电子课程设计数字电子时钟

大小：0B | 2019-03-11 00:41:59
简易数字时钟设计数字电路课程设计

简易数字时钟设计《数字电路》课程设计

大小：0B | 2019-07-11 13:03:27
单片机课程设计数字时钟

大小：0B | 2018-12-07 18:27:38
数电课程设计数字时钟multisim

数电课程设计数字时钟，使用multisim实现数字时钟的仿真，含有完整的仿真原理图。

大小：0B | 2019-07-27 17:02:01
数电课程设计数字时钟.pdf

数电课程设计数字时钟。

大小：0B | 2019-07-10 22:28:26
EDA课程设计数字时钟的设计VHDL

数字时钟的设计（EDA课程设计）内含：实验目的掌握VHDL语言的基本运用掌握MAX+plusII的简...

大小：0B | 2019-05-16 06:22:27
多功能时钟设计数字逻辑课程设计

大小：0B | 2019-01-19 02:32:34