16位定点DSP“ES51D16”的可测性设计.pdf

随着集成电路的设计规模不断扩大和设计周期的逐渐缩短，系统芯片(soC， systemon_a_C11ip)设计已成为芯片设计的主流。可测性设计因其能够显著减少 测试开销、提高设计的可测性而受到广泛的关注，因此，SoC的可测性设计必然 成为芯片设计的焦点之一。 本文在深入研究SoC可测试性设计理论基础之上，针对一款自主研发、面 向商业市场的DSP芯片“ES51D16”的结构特点，对其整体测试控制体系和CPU， 存储器等口核进行了可测性设计方面的实现，并且达到了令人满意的效果。 本文首先介绍了芯片级测试体系结构的设计，为了满足实现复杂控制的要 求，以IEEE11