论文研究TP RAM的低功耗优化设计及应用.pdf

针对SoC中TPRAM的面积及功耗较大问题，提出一种优化设计方法。通过将SoC中的TPRAM替换成SPRAM，在SPRAM外围增加读写接口转换逻辑，使替换后的RAM实现原TPRAM的功能，保持对外接口不变。为了进一步降低功耗，使用自适应门控时钟，对地址总线进行格雷编码。将文中方法应用于一款多核SoC芯片，该芯片经TSMC28nmHPC工艺成功流片，diesize为10.5mm×11.3mm，功耗为17.07W。测试结果表明，优化后的RAM面积减少了25.2%，功耗降低了43.07%。