FPGA数字信号处理(三)串行FIR滤波器Verilog设计 上传者：Vino_lai 2020-07-20 13:29:57上传 7Z文件 2.25MB 热度 15次 串行结构FIR滤波器的Verilog HDL代码，Vivado工程，含testbench与仿真，仿真结果优秀；具体说明可参考本人博客。CSDN博客搜索：FPGADesigner 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2020-02-28 01:12:52 很好，跟着例子走 码姐姐匿名网友 2020-02-28 01:12:52 还没看呐，看评论说的都很好 码姐姐匿名网友 2020-02-28 01:12:52 不错。能用值得学习 码姐姐匿名网友 2020-02-28 01:12:52 讲解的很详细，很实用 码姐姐匿名网友 2020-02-28 01:12:52 很好用，直接就放在工程里了 发表评论 Vino_lai 资源：15 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
很好，跟着例子走
还没看呐，看评论说的都很好
不错。能用值得学习
讲解的很详细，很实用
很好用，直接就放在工程里了