1. 首页
  2. 课程学习
  3. 软件测试
  4. verilog比较器

verilog比较器

上传者: 2018-12-28 07:53:36上传 DOC文件 82KB 热度 50次
设计一个带功能选择的字节(8位)的比较器(compare.v)。        说明:比较两个字节的大小,选择控制位为sel[1:0]要求在sel的控制下:    1)当 sel=00时如a[7:0]大于b[7:0],则输出高电平,否则输出低电平;    2)当sel=01时如a[7:0]小于b[7:0],则输出高电平,否则输出低电平;    3)当sel=01时如a[7:0]等于b[7:0],则输出高电平,否则输出低电平;
用户评论