基于verilog语言实现BCH解码 上传者：xcsdw 2019-10-10 20:35:50上传 NONE文件 6.46KB 热度 42次 通过Verilog语言实现BCH解码，解码输出为8位。该解码部分的实验能够在Cyclone系列的产品中运行成功。 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-10-10 20:35:50 原理都不对，骗人的玩意，什么东西 码姐姐匿名网友 2019-10-10 20:35:50 刚好需要，谢谢分享！ 码姐姐匿名网友 2019-10-10 20:35:50 不是想要的源代码，但是还是可以学习一下 码姐姐匿名网友 2019-10-10 20:35:50 正在看，希望有能够自己改写 码姐姐匿名网友 2019-10-10 20:35:50 还是蛮有启发的 码姐姐匿名网友 2019-10-10 20:35:50 哎，，这个完全没用啊，不知道实现的是什么，完全忽悠人 发表评论 xcsdw 资源：7 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
原理都不对，骗人的玩意，什么东西
刚好需要，谢谢分享！
不是想要的源代码，但是还是可以学习一下
正在看，希望有能够自己改写
还是蛮有启发的
哎，，这个完全没用啊，不知道实现的是什么，完全忽悠人