使用 Virtex5 FPGA 器件 实现 DDR SDRAM 控制器 上传者：starbryan 2019-10-08 14:57:53上传 PDF文档文件 571KB 热度 49次 本应用指南描述了在Virtex™-5器件中实现的200MHzDDRSDRAM（JEDECDDR400(PC3200)标准）控制器。本设计实现使用IDELAY单元调整读数据时序。读数据时序校准和调整在此控制器中完成 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 发表评论 starbryan 资源：13 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
