基于ARM和FPGA数控信号发生器的设计

本设计以ARM为核心，控制FPGA实现直接数字频率合成功能。FPGA内部的地址累加器作为相位数据，以查表方式得到幅度数据，通过高速D／A转换器和高速运放得到所需输出信号波形。输出信号的幅度调节则由模拟开关控制电阻网路实现。系统采用串行键盘进行参数设置，由LCD实时显示输出波形及设置信息。FPGA基准时钟采用51．2MHz有源晶振，通过FPGA内部锁相环，为系统提供140．8MHz的高频时钟信号。