用verilog语言编写的4位秒表实现.rar 上传者：darrenate 2019-09-29 05:25:23上传 RAR文件 272.41KB 热度 20次 （1）4位秒表设计实现要求及设计思路.doc//给出了设计的指标和设计思路，给需要修改程序的朋友提供了一定的参考价值；（2）miaobiao文件夹//包含了所有程序和版图；相信能给学习verilog的朋友提供真正的帮助。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-09-29 05:25:23 找不到了。。。 码姐姐匿名网友 2019-09-29 05:25:23 真的很不错 发表评论 darrenate 资源：3 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
找不到了。。。
真的很不错