基于加减交替法除法器的F P G A设计与实现 上传者：qq_20875331 2018-12-28 00:07:38上传 PDF文件 364.93KB 热度 41次 设计并实现了一种基于加减交替法的除法电路，着重介绍除法器的工作原理，给出了除法器的电路结构。仿真和实验 结果均表明，该除法器运算快速、准确。FPGA时序分析表明。除法器的工作频率可到85．16MHz。该电路设计简洁、高效，可 应用于嵌入式系统或工业控制中。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论 qq_20875331 资源：20 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
