数字逻辑电路设计

数字电路课程设计的报告，包括部分代码和截图设计目的学会应用数字方法设计电路进一步提高maxplus2软件的应用能力培养学生实践的综合实力二、设计方案用maxplus2软件设计多功能数字钟，采用层次化的设计方法，底层使用VHDL语言设计各模块的功能，然后使用画图方法设计顶层。设计中包括计时，校时，整点闹铃，闹钟4大模块计时模块：用VHDL语言设计24进制计时、60进制计分、60进制计秒模块，秒的进位为分的计数脉冲，分的进位为时的计数脉冲，按键MM选择六选一多路选择器动态输出，频率设定为256hz，然后将二进制转为七段显示码动态显示校时模块：因为SA.SB.SC是产生抖动，所以用频率64HZ的D触发器消除抖动，当按键时，通过二选一选择4