1. 首页
  2. 编程语言
  3. 硬件开发
  4. VHDL语言设计入门

VHDL语言设计入门

上传者: 2019-09-25 19:24:33上传 PPT文件 909.5KB 热度 43次
它是VHDL语言的入门级课题文档。一、信号(signal)的含义和信号的2种最常用类型:std_logic和td_logic_vector二、四种常用语句的基本用法赋值语句、if语句、case语句和process语句三、实体(entity)、结构体(architecture)和一个实体和一个结构体组成的设计实体。四、层次结构的设计掌握元件(component)语句和端口映射(portmap)语句。五、库(library)和程序包(pachage)的基本使用。有了上述的入门知识,一般的设计没有什么问题。
下载地址
用户评论
码姐姐匿名网友 2019-09-25 19:24:33

回头再看这个,有点儿参考价值