面向CPUGPU异构并行系统的编程模型与编译优化关键技术研究

随着超大规模集成电路技术的不断进步，单芯片上集成了越来越多的晶体管，目前已达到10亿的量级。然而，受到CMOS工艺特征尺寸的限制，芯片的主频在达到4GHz之后继续提升的空间有限，多核并行逐渐成为提升处理器计算性能，同时也是充分利用丰富的片上资源的主要技术途径。4-8核的通用CPU目前已成为市场主流，而一些专用的处理器如流处理器则包含数十到数百个处理核心。本文选取目前非常流行也极具发展潜力的一种商用流处理器体系结构——GPU（GraphicsProcessingUnit）展开相关的研究。GPU最初仅用于加速图形计算，因此其结构较通用CPU相对简单，不包含诸如分支预测、乱序执行等耗费芯片资源的复杂逻辑功能，而将晶体管资源更有效地用于增加并行执