高性能除法电路设计与实现

：比较了当今主流处理器中除法器的几种算法，通过分析，得知SRT运算的硬件结构简单、面积小、功耗小。对SRT算法进行了改进，使用了两级重叠基-2使其变化为基-4的方法，速度较普通的基-2算法提高了1倍，而硬件代价却远小于基-4的方法。用verilog语言对其进行了描述，modelsim进行了功能仿真验证，synplicity进行综合。结果表明该电路具有较好的速度、面积和功耗的折衷。该除法器可以广泛地应用到各种嵌入式和通用处理器中，有很高的实用价值