表决器Verilog源代码.zip

Name: 表决器Verilog源代码.zip
Rating: 4.5 (37 reviews)
Author: qq_50835

上传者：qq_50835 2019-09-24 14:17:22上传 ZIP文件 2.89MB 热度 37次

本设计是基于QuartusII13.1的Verilog编程代码，设计功能是三人表决器

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

表决器Verilog源代码.zip

本设计是基于QuartusII13.1的Verilog编程代码，设计功能是三人表决器

大小：0B | 2019-09-24 14:17:22
vhdl四人表决器四人表决器时序四人表决器

你下了之后绝对不后悔，本人写了很久，完全时序控制的vhdl表决器，有复位端。按键rst复位，开始表决...

大小：0B | 2019-05-17 05:08:48
七人表决器.zip

学校的单片机课程设计，可实现矩阵按键七人表决器在数码管上显示

大小：0B | 2019-06-05 09:53:09
protel表决器.ddb

呵呵，嫌麻烦的可以看看我这个表决器，是不是你们找的

大小：0B | 2019-10-17 12:27:54
七输入表决器

大小：0B | 2019-03-29 09:07:11
四输入表决器

数字电子技术的课程设计，四输入表决器的仿真电路！

大小：0B | 2020-05-30 13:13:07
八人表决器

大小：0B | 2019-01-05 22:51:47
十人表决器

大小：0B | 2019-01-09 19:48:52
七人表决器

大小：0B | 2019-01-09 19:48:53
c#简单表决器

简单的c#表决器，是关于城市间选择代表的城市。

大小：0B | 2019-04-26 17:41:09
单片机表决器

大小：0B | 2019-01-15 17:09:54
五人表决器ISPLEVER

Five-person voting device (ISPLEVER)

大小：0B | 2019-06-26 07:29:44
三人表决器

组合逻辑电路的分析方法a)给定逻辑电路→输出逻辑函数式一般从输入端向输出端逐级写出各个门输出对其输入...

大小：0B | 2019-05-31 22:31:48
3人表决器QuartusII

大小：0B | 2019-01-13 22:57:15
五人表决器VHDL

用VHDL编写的五人表决器实验程序。三人以上同意通过，则结果为通过，否则不通过。

大小：0B | 2018-12-09 17:33:47
五人表决器vhdl程序代码

完整的VHDL语言的基本应用程序,涉及到设计思路和设计过程

大小：0B | 2018-12-26 08:12:12