高速数字PCB互连设计信号完整性研究

随着数字系统时钟频率越来越高,信号跳变时间越来越短,高速数字PCB的互连设计对整个系统电气性能的影响也越来越大"高速系统中,高速信号经过互连线时会产生一系列的信号完整性(Signalhitegrity,简称sI)问题"因此,如何处理由高速互连引起sI问题,己成为高速数字系统设计成功与否的关键问题之一"本文主要研究由高速无源互连单元所引起的延时!反射!串扰!不连续性等SI问题"首先分析了反射和串扰发生的机理,并给出了通过端接技术减小反射的仿真波形和通过改变传输线参数对串扰影响的仿真波形,得出了一些减小串扰的措施"然后,分析了差分阻抗控制及差分对抗串扰能力"通过/场0/路0结合的方法对差分互连的传输