FPGA 数字时钟 上传者：zfting 2019-09-22 20:06:56上传 ZIP文件 3.77MB 热度 58次 用verilog编写的一个数字时钟例程，可以实现24小时计数，还有闹钟报警、校时、校分等功能，程序简单易懂，亲测可行 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-09-22 20:06:57 用的芯片不一样...而且没看到闹钟的输出信号 发表评论
用的芯片不一样...而且没看到闹钟的输出信号