基于Verilog的伪随机序列的发生及曼彻斯特编码

Name: 基于Verilog的伪随机序列的发生及曼彻斯特编码
Rating: 4.5 (71 reviews)
Author: 芯诚智领科技

上传者：芯诚智领科技 2019-09-19 13:05:06上传 ZIP文件 450KB 热度 71次

本工程为2011年电子设计大赛E题信号发生程序的一部分，实现了伪随机序列的发生及曼彻斯特编码，仿真环境为ISE10.1与ModelSim联合仿真，附有仿真结果图。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于Verilog的伪随机序列的发生及曼彻斯特编码

本工程为2011年电子设计大赛E题信号发生程序的一部分，实现了伪随机序列的发生及曼彻斯特编码，仿真环...

大小：0B | 2019-09-19 13:05:06
Verilog伪随机序列发生器

Verilog 写的伪随机序列发生器，结构清晰，逻辑也挺顺。同步字节、数据包、数据帧这些关键部分都有...

大小：1.13KB | 2025-05-30 10:23:36
伪随机序列发生器 verilog

大小：0B | 2018-12-07 16:02:07
verilog编写的伪随机序列发生器

大小：0B | 2019-03-09 06:45:08
伪随机序列及编码

伪随机序列的生成与应用

大小：0B | 2019-04-27 23:40:27
基于verilog的曼彻斯特编码

verilog的曼彻斯特编码并行输入数据，串行以为再编码

大小：0B | 2019-06-04 02:01:55
伪随机序列verilog程序

生成伪随机序列的verilog代码，可以通过Modelsim仿真。

大小：0B | 2019-05-25 12:45:50
曼彻斯特编码verilog

大小：0B | 2019-01-08 08:49:59
曼彻斯特编码的verilog实现

很好的参考资料，对于学习编写verilog的曼彻斯特编码很有帮助

大小：0B | 2019-05-31 06:04:56
最新的伪随机序列发生器

这是本人利用国外最新技术设计的最新的伪随机序列发生器。

大小：0B | 2019-05-14 21:52:55
伪随机信号发生器 verilog

大小：0B | 2018-12-07 16:02:02
基于FPGA伪随机序列发生器设计

Design of pseudo-random sequence generator based o...

大小：0B | 2019-06-27 23:03:54
FPGA的伪随机序列发生器设计

大小：0B | 2018-12-07 16:02:10
基于DSP Builder的伪随机序列发生器设计及FPGA实现

简要分析了伪随机序列中应用广泛的m序列,Gold序列及平衡Gold码的概念、原理和应用。提出了一种基...

大小：344KB | 2020-10-27 17:19:59
伪随机M序列发生器的vhdl代码及说明

大小：0B | 2018-12-07 16:02:03
基于MatLab的伪随机M序列的实现基于MatLab的伪随机序列的实现.rar

基于MatLab的伪随机M序列的实现-基于MatLab的伪随机序列的实现.rar基于MatLab的伪...

大小：0B | 2019-08-17 17:59:17