EDA十进制频率计数器
VHDL语言写的十进制频率计数器==============================libraryieee;useieee.std_logic_1164.all;useieee.std_logic_unsigned.all;entitycnt10isport(rst,clk,ena:instd_logic;cout:outstd_logic;outy:outstd_logic_vector(3downto0));endcnt10;architecturebehvofcnt10isbeginprocess(rst,ena,clk)variablecqi:std_
下载地址
用户评论
