Pipelined Cordic 算法的verilog实现 上传者：qq_48916 2019-09-07 03:57:55上传 RAR文件 3.16KB 热度 51次 两种模式：1)旋转模式，可以将输入向量按照输入的旋转角度进行旋转，2)向量模式，计算输入向量的相位;pile-line结构，减轻FPGA对timing的要求，pipe-line数以及每级pipe的stage数均可参数配置。已经在芯片中量产，特别适合用于通信中的信号处理！ 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-09-07 03:57:55 算法讲解很细 多谢分享 发表评论 qq_48916 资源：7 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
算法讲解很细 多谢分享