1. 首页
  2. 编程语言
  3. 硬件开发
  4. VHDL秒表设计

VHDL秒表设计

上传者: 2019-09-07 02:07:15上传 RAR文件 3.78MB 热度 36次
该秒表采用层次原理图发设计,每个模块在一个独立的项目文件夹中生成一个原理图模块,将多个每个模块的代码跟原理图复制到顶层项目中,在顶层项目中布线连接。
下载地址
用户评论