FPGA和DS18B20通信verilog实现 上传者：rongo602 2019-09-05 10:47:39上传 RAR文件 1.15MB 热度 19次 FPGA与测温芯片DS18B20的通信实现，用verilog语言编写。有实际验证过的工程，有实验报告，有DS18B20的资料，适合快速了解。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-09-05 10:47:39 资料挺好的，解决了我的疑问！ 码姐姐匿名网友 2019-09-05 10:47:39 不错，很实用的程序，帮我解决了问题 码姐姐匿名网友 2019-09-05 10:47:39 没问题 ，不错 码姐姐匿名网友 2019-09-05 10:47:39 非常不错哦，很适合入门的学习 码姐姐匿名网友 2019-09-05 10:47:39 相对于入门者来说，是不错的，但是里面的时序控制对着资料看不是很理解，这样的时序请问是否可以通用呢？ 码姐姐匿名网友 2019-09-05 10:47:39 还是很有帮助的 码姐姐匿名网友 2019-09-05 10:47:39 代码下载Quartus已经验证成功，没有问题，多谢 码姐姐匿名网友 2019-09-05 10:47:39 这个资料挺好，里面的中文资料讲解很详细，代码有一定参考价值。不过有以下缺点：代码是用Verilog task结构写的，不太好理解；流程不是很通用，碰到单线连多个器件时肯定歇菜；不支持读器件ID操作。 码姐姐匿名网友 2019-09-05 10:47:39 不错，能跑起来。 发表评论 rongo602 资源：4 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
资料挺好的，解决了我的疑问！
不错，很实用的程序，帮我解决了问题
没问题 ，不错
非常不错哦，很适合入门的学习
相对于入门者来说，是不错的，但是里面的时序控制对着资料看不是很理解，这样的时序请问是否可以通用呢？
还是很有帮助的
代码下载Quartus已经验证成功，没有问题，多谢
这个资料挺好，里面的中文资料讲解很详细，代码有一定参考价值。不过有以下缺点：代码是用Verilog task结构写的，不太好理解；流程不是很通用，碰到单线连多个器件时肯定歇菜；不支持读器件ID操作。
不错，能跑起来。