CPLD频率计(电子方舟) 上传者:qq_59563 2019-09-04 00:24:16上传 DOC文件 2.32MB 热度 52次 采用EDA模块化设计的方法设计了一种简易数字频率计。首先将数字频率计划分为一个时序控制电路、四个十进制计数电路和四个锁存译码电路九个模块,其中相同模块可以重复使用,所以采用VHDL语言对三个功能模块单独进行设计、仿真和例化,最后将九个单元模块组合在一起进行仿真,仿真结果表明,采用CPLD所设计的时序和逻辑电路能够满足数字频率计的要求。将CPLD的程序下载到MAXIIEPM240T100C5芯片,并与四个七段数码管结合在一起,构成一个完整的数字频率计。采用方波信号发生器进行测试,测试结果表明:测量范围为lHz~9999Hz,响应时间为1秒,测量误差小于1%。 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 发表评论 qq_59563 资源:3 粉丝:0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台,下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容!联系邮箱:server@dude6.com