PWM占空可调节verilog例程 上传者：bloody_coder 2019-08-19 14:46:12上传 V文件 7.63KB 热度 52次 本例子中使用时钟为24M,输出的频率为6khz,pwm信号占空比可调节为10%18%26%%32%4050%58%66%74%82%95%;incdec实现加减占空比。加到95%时不在增加，减到10%时也不在减， 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-08-19 14:46:12 还不错，可以直接用。 码姐姐匿名网友 2019-08-19 14:46:12 谢谢 了 ，还可以的额 发表评论 bloody_coder 资源：4 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
还不错，可以直接用。
谢谢 了 ，还可以的额