PWM占空可调节verilog例程
本例子中使用时钟为24M,输出的频率为6khz,pwm信号占空比可调节为10%18%26%%32%4050%58%66%74%82%95%;incdec实现加减占空比。加到95%时不在增加，减到10%时也不在减，
下载地址
用户评论
还不错，可以直接用。
谢谢 了 ，还可以的额