使用Verilog HDL进行数字逻辑设计、综合、仿真的步骤及工具软件使用简要说明 上传者:kbk76541 2019-07-27 16:25:51上传 DOC文件 2.88MB 热度 49次 使用VerilogHDL进行数字逻辑设计、综合、仿真的步骤及工具软件使用简要说明大量verilog实例,含源码及其测试文件testbench,通过验证。对初学者有极大帮助. 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论