Altera官方的SDRAM模块源代码VerilogHDL 上传者：weixin_47783999 2019-07-27 11:03:35上传 ZIP文件 792.2KB 热度 49次 Altera官方的SDRAM模块源代码，可以直接用，包括仿真文件 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-07-27 11:03:35 挺不错的SDRAM设计参考代码，值得借鉴。 码姐姐匿名网友 2019-07-27 11:03:35 资料挺不错的，适合学习，实际应用还是要修改的 码姐姐匿名网友 2019-07-27 11:03:35 代码和标题一致，确实是sdram的源码，非常感谢。 码姐姐匿名网友 2019-07-27 11:03:35 东西不错，和红色飓风里的代码一样。 码姐姐匿名网友 2019-07-27 11:03:35 东西还是不错，没有遗漏，不过楼下的资源分才只要1分，我承认我被你坑了。。。 发表评论 weixin_47783999 资源：84 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
挺不错的SDRAM设计参考代码，值得借鉴。
资料挺不错的，适合学习，实际应用还是要修改的
代码和标题一致，确实是sdram的源码，非常感谢。
东西不错，和红色飓风里的代码一样。
东西还是不错，没有遗漏，不过楼下的资源分才只要1分，我承认我被你坑了。。。