EDA时序逻辑电路设计

上传者：al75662 2019-07-25 19:28:47上传 DOC文件 22KB 热度 32次

EDA实验通过QUARTUS软件做一个时序逻辑电路的设计有计数器分频器锁相等模块

下载地址

用户评论

更多下载

下载地址

立即下载

收藏腾讯微博

用户评论

EDA时序逻辑电路设计

EDA实验通过QUARTUS软件做一个时序逻辑电路的设计有计数器分频器锁相等模块

大小：0B | 2019-07-25 19:28:47
EDA实验时序逻辑电路设计

用VHDL设计一个具有异步复位及同步置位的可逆计数器，并加上七段显示译码器模块完成显示功能，结合UP...

大小：0B | 2019-05-04 00:21:55
时序逻辑电路设计

东南大学 PLD 竞赛辅导资料 quartus verilog pld

大小：0B | 2018-12-25 11:07:21
VHDL时序逻辑电路设计

VHDL时序逻辑电路设计，包括触发器和60位计数器。

大小：0B | 2019-05-21 17:56:54
时序逻辑电路设计.pdf

时序逻辑电路设计

大小：0B | 2019-07-25 19:29:02
EDA简单时序逻辑电路

EDA simple sequential logic circuit

大小：0B | 2019-06-22 06:11:01
时序逻辑电路设计pdf书籍

关于DSP的时序逻辑电路设计的pdf文件，对学习硬件很有帮助。

大小：0B | 2019-09-24 00:50:06
时序逻辑电路关于时序逻辑电路的设计

时序逻辑电路专门针对相应的一些时序逻辑电路进行设计，几种时序逻辑电路基本分许方法

大小：0B | 2020-06-11 19:42:53
Multisim的时序逻辑电路设计仿真

通过介绍Multisim软件的功能和特点,结合格雷玛计数器的设计实例,叙述了在Multisim软件平...

大小：744.903 KB | 2022-12-22 04:44:35
同步时序逻辑电路设计经典实例

同步时序逻辑电路设计经典实例，经典中的经典，个人收藏整理

大小：0B | 2020-06-11 19:13:14