Clock Domain Crossing (CDC) Design & Verification Techniques Using SystemVerilog 上传者：wycbs 2019-07-24 23:08:47上传 PDF文件 1.72MB 热度 40次 关于在RTL设计中，如何处理跨时钟域的问题的一篇文档，写的非常详细。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
