8bits并行扰码器和解扰器 VHDL

Name: 8bits并行扰码器和解扰器 VHDL
Rating: 4.5 (107 reviews)
Author: ybbjegj

上传者：ybbjegj 2019-07-24 18:50:38上传 RAR文件 1.94MB 热度 107次

用VHDL写的8-bits并行扰码器和解扰器，包含test-bench文件

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

8bits并行扰码器和解扰器VHDL

用VHDL写的8-bits并行扰码器和解扰器，包含test-bench文件

大小：0B | 2019-07-24 18:50:38
并行扰码和解扰的实现

文章提供了一种使用软件实现并行输出任意宽度扰码的算法。

大小：0B | 2019-05-25 08:44:11
并行扰码和解码

不错，是一个论文形式，应付大作业很够用，代码的话都是核心的代码

大小：0B | 2019-07-24 18:50:27
VHDL实现扰码器设计

用VHDL实现了扰码器，详细讲解了实现过程，方便大家学习，大家可以通过次程序升入的理解扰码的算法实现...

大小：0B | 2019-09-04 00:42:27
java扰码器

非常好用的java扰码器，反编译不能看出源码

大小：0B | 2019-05-25 08:44:22
24bits转8bits

24位真彩图转化为8位灰度图，最初学者很有帮助。

大小：0B | 2020-05-19 05:56:53
使用扰码表规划扰码

使用扰码表规划扰码

大小：0B | 2019-05-31 10:11:48
扰码原理分析

在通信领域中的扰码原理分析及实现，分析的很有道理

大小：0B | 2019-07-26 18:50:48
键盘扰码器高级版KeyScrambler破解工具

防一切键盘记录器，价值45美金，沙盘虚拟系统必备，从此不必再担心密码被盗帐户被偷，裸奔必备。他就是大...

大小：0B | 2019-09-27 14:07:40
伪随机信号的产生扰码与解扰

包括设计报告，器件图，以及systemview仿真结果及分析

大小：0B | 2019-05-13 06:16:29
加扰与解扰

VHDL实现加扰解扰程序，连在一起用modelism仿真，并通过下板子验证程序可以使用

大小：0B | 2018-12-25 07:26:44
java扰码超级好用

大小：0B | 2019-01-16 00:39:34
信道编码扰码

用于通信系统中信道编码扰码解扰码的编写

大小：0B | 2019-05-31 10:11:58
自抗扰控制技术自抗扰控制器

大小：0B | 2019-01-10 23:47:18
自抗扰控制器

此文件便于大家学习自抗扰控制器，里面包含一些代码跟例子

大小：0B | 2020-02-19 03:13:08
Java中的扰码工具

Android中打成.jar包的时候，为了防止代码的外泄，所以要进行扰码处理，这个工具就可以进行扰码...

大小：0B | 2020-05-18 01:59:18