38译码器设计和IP核 .pdf

Name: 38译码器设计和IP核 .pdf
Rating: 4.5 (52 reviews)
Author: u25235

上传者：u25235 2019-07-24 18:21:47上传 PDF文件 613.25KB 热度 52次

3-8译码器设计和IP核讲述了译码器的使用，及其verilog编程方法，以及IP核的应用

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

38译码器设计和IP核.pdf

3-8译码器设计和IP核讲述了译码器的使用，及其verilog编程方法，以及IP核的应用

大小：0B | 2019-07-24 18:21:47
38译码器

3-8译码器

大小：575B | 2021-04-17 17:14:34
38译码器设计VHDL

3-8译码器设计全VHDL代码,仿真图形,硬件验证结果等等!!!

大小：0B | 2019-08-02 09:52:45
38译码器VHDL

基于fpga编写的VHDL3-8译码器。3个输入口，进行译码后在8个输出口输出。低电平有效

大小：0B | 2019-05-12 23:54:26
38译码器编写

这是一个verilog文件，是关于38译码器的资源。

大小：0B | 2018-12-29 08:37:09
38译码器verilog程序

介绍3-8译码器的xilinxise编译过程及verilog代码

大小：0B | 2019-07-24 18:21:58
verilog38译码器

大小：0B | 2019-01-07 07:47:02
verilogHDL描述38译码器

EDA技术，verilogHDL描述的38译码器，完全根据真值表编写，并成功验证

大小：0B | 2019-05-16 06:17:09
38译码器电路连接

38译码器电路连接编程与电路连接的比较，电路连接使用了max软件

大小：0B | 2020-06-17 18:19:20
verilog实现38译码器

大小：0B | 2019-01-07 07:47:00
38译码器芯片资料

3/8译码器，译码器是将输入的具有特定含义的二进制代码翻译成输出信号的不同组合，实现电路控制功能的逻...

大小：0B | 2019-09-03 21:21:44
38译码器的代码

38译码器的代码，51单片机类

大小：0B | 2019-05-31 19:53:19
基于BIST的编译码器IP核测试

绍了用于IP核测试的内建自测试方法(BIST)和面向测试的IP核设计方法,指出基于IP核的系统芯片(...

大小：86KB | 2020-07-30 09:28:24
实验三38译码器.doc

Multisim数字电路实验:实验三--3—8译码器,实验内容丰富规范,适合教师指导教学,希望对各位...

大小：379KB | 2020-11-10 14:34:58
VHDL语言38译码器.docx

本文档内含FPGA课程中,使用VDHL语言设计一个3-8译码器的程序,与仿真图,以及板子实物拍摄,以...

大小：0B | 2020-11-12 15:39:26
基于fpga的38译码器的设计

译码器设计一、实验目的:1、通过3-8译码器的设计，让学生掌握组合逻辑电路的设计方法。2、掌握组合逻...

大小：0B | 2019-07-05 22:28:31