PIN间距为0.4mm和0.5mm 的WLPs封装器件的PCB设计

在解决方案中使用WLP（wafer-level package）封装技术可以减小器件整体尺寸和降低设计成本。然而当使用WLP封装IC时，PCB的设计就变的复杂，在设计中假如粗心大意，那么这个设计可能出现问题。本文将介绍PIN间距为0.4mm和0.5mm的WLP封装IC，在PCB设计时的注意事项。文艺融于科技科技融于自然摘要在解决方案中使用wLP( wafer- - level package)封裝技术可以减小器件整体尺寸和降低设计成本。然而当使用WLP封装IC时,PCB的设计就变的复杂,在设计中假如粗心大意,那么这个设计可能出现问题。本文将介绍PIN间距为0.4mm和0.5mm的WLP封装IC,在PCB设计时的注意事项。简介当设计一个系统级电路时,PCB生产制作的费用是永远躲不过的,但是我们可以使用小封装IC(例如:WLP),来压缩PCB面积,从而节约成本,WLP封装比之前的封装都要小,因为它们没有焊线( bond wire一硅片到基板的连接线),而是直接建立在硅片上的,如图1、图2所示。这种封装技术即节省了开发周期又节省了封装成本。然而,为了最小化PCB成本,在Layo吐t时需要进行更多的考虑本教程就介绍了WLP的 Layout技术,遵循本文档技术要领进行PCB设计,可以降低风险,使系统更加稳定。OFPBGAFC- BGAWLP图1不同封装尺寸对比PassivationSolderbumpDie图2WLP封装示意图3/8文艺融于科技科技融于自然sMD和NSMD焊盘在布局布线之前,我们首先应该创建WLP的PCB封装,WLP图纸提供了大量的尺寸信息(例如:封装尺寸、误差、PIN间距等),另外,还有一个重要的事项,在创建IC的焊盘(Pad)时,我们有SMD( Solder mask defined)和NSMD(Non- SolderMask defined)两种形式选择。SMD和NSMD如图3所示。WLP PACKAGESOLDER BALLSOLDER BALLSOLDER MASKSOLDER MASKSOLDER MASKNSMDSMDPCB图3NSMD和SMD焊盘示意图SMD:这种焊盘设计是绿油覆盖焊盘的形式,其优点是在焊接时可以防止器件焊盘被抬高(小编注:因为焊球平整度不一致,高的会架空矮的,而SMD是一个下凹的结构这部分可以容纳高出的部分,如图4);其缺点是减小了PCB焊盘和IC引脚的接触面积,减小了相邻焊盘的间隔空间,限制了走线宽度和过孔的使用。图4SMD焊接示意图NSMD:这种设计是绿油不覆盖焊盘,并且跟焊盘有一定距离。其优点是增加了PCB焊盘与匚C引脚接触面积,增大了焊盘与焊盘的间距(相对SMD来说),允许走更宽的线和更灵活的使用过孔;其缺点在焊接时器件焊盘容易被抬高(由焊球髙度不一致性造成的)。4/8文艺融于科技科技融于自然综合考虑,我们更推荐NsMD设计方式,这种方式有较好的焊锡连接性,使得焊盘、引脚、焊锡更好的封固在一起。在WLPs的PCB设计中,我们应该更理性更合理的去权衡SMD和NSMD的利弊,使我们的设计更加稳定。注意这两种设计方式可以同时出现在同一个WLP封装中。PIN间距Maxim提供0.4mm或0.5mm间距的WLP封装芯片。PIN间距就是芯片上的两个引脚的之间的距离,这个间距是相邻两引脚的中心距,大的PIN间距更方便的进行PCB布线05 mm pin间距(中心距):比起0.4mmPN间距,0.5mm提供了更大的使用空间。0.5mm等于197mil,即相邻引脚中心距为197mil减去IC引脚8.7mi,我们有11m.的布线空间。如果走线到引脚(或者焊盘)间距(边到边)设置为3.5mil,那么PCB布线最宽可以走4mil4mi走线/1oz铜厚,最大可以通过220mA电流;4m走线/20z铜厚,最大可以通过380mA电流。0.5mmPN间距WLP封装的 Layout设计,如图4所示,它展示了走线的空间分布和尺寸大小8. mils11 mils5 mils4-mil PCB TRACE CONNECTINTO INNER BALL3.5 mils19.7 mils0.5mm)图50.5 mm PIn间距Layo吐t示意图5/8文艺融于科技科技融于自然0.4 mm pin间距(中心距):比起0.5 mm pin间距,0.4mm在设计中略显棘手。0.4mm转换成英制为15.7mil。它有更小的布线空间,这也意味着在设计中有更多的限制,同时也缺乏更多的灵活性。0.4 mm pin间距IC的典型引脚尺寸为zmil,留给我们只有15.7-7=8.7ml的布线空间,当走线到引脚(或焊盘)的边到边间距设置在3m时,剩下只有27m(最大)的布线宽度,如图6所示。2.7m走线/10z铜厚最大可以通过160mA电流。用更厚的铜皮时存在一个问题,因为202铜厚等于2.8ml,大于走线宽度(2.7m),这在制板工艺上是不允许的,因为在蚀刻/电镀处理是可能导致走线宽度小于2.7ml表1提供了一个线宽和铜厚的尺寸参照表7.1 mils8. 7 mils3 mils2.7-m PCB TRACE CONNECTINGTO INNER BALL3 mils15.7 mils(04mm)图60.4 mm PIN间距 Layout示意图表1线宽与铜厚铜重铜厚线宽0.50z0.7 mil3 mi n 5 mil10z1.4ml4 mil n 7 mil20z2. 8 mil8 mil n 10 mil6/8文艺融于科技科技融于自然其他方案在更小的PIN间距(例如0.3mm)WLP器件设计中,如果使用更细小的走线(载流能力差)可能不能支持系统的正常工作,那么我们可以使用其他方法解决此问题,例如使用激光钻孔技术,当然这个缺点就是增加了成本,需要激光钻孔是因为机械钻孔有尺寸限制(机械钻孔最小能钻10mil的孔),除此之外,相邻或对角PIN间距很小而不能扇出走线,因此要引入激光钻孔技术。PCB激光钻孔可以直接在焊盘上打孔(盘中孔)或在焊盘一旁打孔,然后金属化孔洞,通过过孔就可以把走线引入内层。假如在设计中您已经引入激光钻孔技术(高端音频应用或移动电话常用这种技术),PCB成本不是主要问题,那么便可使用这种设计方案。如果设计必须要求低成本PCB设计方案(例如LCD显示屏),那么这种方案就不太适用了。另一种不常见的设计方案是交错焊球阵列( staggered- bump-array)的WLP,示意图如图7(仅示意,此图不是标准交错焊球阵列封裝),通过交错IC上的引脚可以获得更多的布线空间,但并不是所有WLP芯片提供交错焊球阵列封装,对于交错焊球封装在设计初始阶段,我们需要周密思考 Layout方案。另外,我们也可以使用缺少几个引脚的LP球栅阵列封装,如图8(仅示意,此图不是标准缺脚WLP封裝),这将有更大空间进行布线——或者打过孔或者在内层走更宽的线。不论哪种设计请周密思考设计方案。阻焊膜窗口阻焊膜焊盘图7交错焊球阵列示意图图8缺少引脚封装示意图7/8文艺融于科技科技融于自然结束语在本教程中,提供了一些基本的设计准则和设计考量,对设计0.4mm和0.5 mm pin间距的wLP器件有所帮助。焊盘类型(SMD和NSMD)、焊盘件允许最大布线宽度和焊盘间布线方案的选择(激光钻孔、交错阵列WLP等)在本文中都有提及,希望对设计WLP的工程师有所帮助声明由于工作室水平有限,翻译难免有误,如想得到准确信息,请査阋官方英文文档。上述文档出自遇见美好科学与技术工作室( Meetu Science and technology studio)仅用于技术交流8/8