verilog变量命名规则 上传者：muzi21648li 2019-07-13 18:30:24上传 TXT文件 1.81KB 热度 74次 论坛摘下来的。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-13 18:30:24 还行把 可以看看 码姐姐匿名网友 2019-07-13 18:30:24 还行吧，只是不是我想要的，我想知道Verilog的命名是否后面不能是数字， 码姐姐匿名网友 2019-07-13 18:30:24 内容不说清楚了……白下了 发表评论
还行把 可以看看
还行吧，只是不是我想要的，我想知道Verilog的命名是否后面不能是数字，
内容不说清楚了……白下了