基于verilog的iir滤波器设计

输入输出式是多少，求告知

程序不错啊

不错的程序哈哈

调用的IP核

新手，学习用，有注释就好了，看起来费劲

还不错，要是有文档说明一下会更好

该代码采用级联形式，参数化，可以根据不同的参数修改宏就可以了。

很好，可以用

不错的资料，Verilog和Matlab对比，有助于对实现的架构清晰解读。

verilog程序仿真出错？