Sdramverilog(FPGA)读写控制程序 上传者：永远的魔术74273号 2019-07-10 19:02:52上传 RAR文件 10.99KB 热度 32次 基于verilog的SDRAM（三星k4s641632）时序封装，在xilinxspartan3xc3s400上运行稳定。实现了先在SDRAM的一段地址上写入数据，然后不断的从这些地址上读出数据并通过串口送到PC，可以通过串口调试助手观察数据。代码里有详细的注释。 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-07-10 19:02:52 文件不是完整的 码姐姐匿名网友 2019-07-10 19:02:52 少了个文件啊大神 码姐姐匿名网友 2019-07-10 19:02:52 压缩包中少文件啊，sdram_wr_data，my_uart_tx 码姐姐匿名网友 2019-07-10 19:02:52 还以为是altera的，结果是Xilinx 码姐姐匿名网友 2019-07-10 19:02:52 很好啊，就是不是很好用啊 码姐姐匿名网友 2019-07-10 19:02:52 谢谢挺不错的，特权同学的里面还是有点小问题，需要自己调整哈哈 码姐姐匿名网友 2019-07-10 19:02:52 压缩包中少文件啊，sdram_wr_data，my_uart_tx等模块都没有！ 码姐姐匿名网友 2019-07-10 19:02:52 确实是少传了文件，我再别的地方找到了 码姐姐匿名网友 2019-07-10 19:02:52 少传了俩文件。。。。 完整的是 my_uart_tx.v rx_data_gene.v sdram_cmd.v sdram_ctrl.v sdram_para.v sdram_top.v speed_select.v test_top.v sdram_wr_data.v vtf_test1.v 码姐姐匿名网友 2019-07-10 19:02:52 现在正在做ddr2相关的，拿来学习了 发表评论 永远的魔术74273号 资源：3 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
文件不是完整的
少了个文件啊大神
压缩包中少文件啊，sdram_wr_data，my_uart_tx
还以为是altera的，结果是Xilinx
很好啊，就是不是很好用啊
谢谢挺不错的，特权同学的里面还是有点小问题，需要自己调整哈哈
压缩包中少文件啊，sdram_wr_data，my_uart_tx等模块都没有！
确实是少传了文件，我再别的地方找到了
少传了俩文件。。。。 完整的是 my_uart_tx.v rx_data_gene.v sdram_cmd.v sdram_ctrl.v sdram_para.v sdram_top.v speed_select.v test_top.v sdram_wr_data.v vtf_test1.v
现在正在做ddr2相关的，拿来学习了