FPGA vivado2018.3 FIFO延迟50个时钟输出
输入8个数，延迟50个时钟再输出，对于理解FIFO的工作有很好的效果。
下载地址
用户评论
