基于verilog的fir滤波器设计 上传者：keganyuan 2020-01-04 13:01:44上传 V文件 2.96KB 热度 63次 该模块实现的是8阶对称系数的并行fir滤波器设计。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2020-01-04 13:01:44 讲的太简单，没有详细说明！ 码姐姐匿名网友 2020-01-04 13:01:44 讲的不是太详细 发表评论
讲的太简单，没有详细说明！
讲的不是太详细