uart接收_VHDL程序.rar 上传者：li59209328 2019-07-07 23:25:36上传 RAR文件 7.09KB 热度 57次 entityOPB_UARTLITE_RXisport(Clk:instd_logic;Reset:instd_logic;EN_16x_Baud:instd_logic;Use_Parity:instd_logic;Odd_Parity:instd_logic;RX:instd_logic;Read_RX_FIFO:instd_logic;Reset_RX_FIFO:instd_logic;FIFO_Triger:instd_ 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-07-07 23:25:36 内容有点少 但可以借鉴 码姐姐匿名网友 2019-07-07 23:25:36 这个不错，课程设计刚好用到 发表评论 li59209328 资源：12 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
内容有点少 但可以借鉴
这个不错，课程设计刚好用到