VHDL 串口收发例程 上传者:yellowEye 2019-07-07 23:25:29上传 ZIP文件 3.46MB 热度 82次 该例程实现一个UART收发器,通过了仿真验证和实际电路调试。电路使用的外部时钟为50MHz,通过IP核分频到4.915MHz,根据电路板实际时钟需要调整IP核参数,根据实际电路修改ucf文件重新定义管脚。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论