VHDL 串口收发例程 上传者：yellowEye 2019-07-07 23:25:29上传 ZIP文件 3.46MB 热度 54次 该例程实现一个UART收发器，通过了仿真验证和实际电路调试。电路使用的外部时钟为50MHz，通过IP核分频到4.915MHz，根据电路板实际时钟需要调整IP核参数，根据实际电路修改ucf文件重新定义管脚。 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 发表评论 yellowEye 资源：2 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
