基于FPGA的闹钟系统设计 上传者：小待 2019-07-07 04:53:34上传 DOC文件 2.71MB 热度 28次 本文就是用VHDL语言来描述一个基于FPGA的数字闹钟系统的设计。该数字闹钟系统具备准确计时,时间校准,定时闹钟等功能。 下载地址 用户评论 更多下载 下载地址 立即下载 收藏 腾讯 微博 用户评论 码姐姐匿名网友 2019-07-07 04:53:34 不错，稍微改一改可以直接当课程设计交上去了 码姐姐匿名网友 2019-07-07 04:53:34 我觉得非常不错啊，很实用的报告。 发表评论 小待 资源：2 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
不错，稍微改一改可以直接当课程设计交上去了
我觉得非常不错啊，很实用的报告。