Stratix V GX RapidIO (2.5Gbps x1 lane)

Name: Stratix V GX RapidIO (2.5Gbps x1 lane)
Rating: 4.5 (46 reviews)
Author: qq_30439715

上传者：qq_30439715 2019-07-06 10:53:44上传 QAR文件 4.23MB 热度 46次

很不错的StratixGXRapidIO设计例程，值得参考。试过了。

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

Stratix V GX RapidIO2.5Gbps x1lane

很不错的StratixGXRapidIO设计例程，值得参考。试过了。

大小：0B | 2019-07-06 10:53:44
Cyclone V GX RapidIO2.5Gbps x1lane设计例程

很不错的RapidIO设计例程，试过了，可以用，值得参考。ThisexampleisRapidIOi...

大小：0B | 2020-05-13 13:41:10
Arria V GX RapidIO2.5Gbps x1lane设计例程

很不错的Arria GX RapidIO设计例程，试过了，可以用，值得参考。

大小：0B | 2018-12-21 14:24:29
Arria V GX RapidIO II3.125Gbps x1lane

Arria V GX 的 RapidIO II 的设计例程，使用的Qsys设计的。

大小：0B | 2018-12-21 14:12:11
Stratix II GX FPGA提供50Gbps接口

Altera宣布带有嵌入式收发器的Stratix:registered: II GX FPGA支持S...

大小：42KB | 2020-11-26 08:54:15
2.5Gbps时钟数据恢复电路

大小：0B | 2019-04-01 14:26:57
创惟科技PIPE PHY芯片速度高达2.5Gbps

创惟科技公司日前宣布推出PCI Express GigaCourier GL9711集成电路产品。通...

大小：43KB | 2020-12-05 16:57:17
德州仪器新型视频开关信令速率高达2.5Gbps

德州仪器(TI)宣布推出两款面向数字视频接口(DVI)或高清多媒体接口(HDMI)的新型视频开关。新...

大小：55KB | 2020-12-17 15:54:42
2.5Gbps收发器中1∶2解复用电路的设计

本文根据2.5Gbps高速串行收发器的工作实际,为降低后续电路设计难度,采用工作速率较高的电流模式逻...

大小：190KB | 2020-08-29 07:21:02
Altera Stratix II GX FPGA提供50Gbps SFI5接口

Altera公司(NASDAQ: ALTR)今天宣布,带有嵌入式收发器的Stratix? II GX...

大小：50KB | 2020-11-25 15:55:27
详解2.5Gbps收发器中1∶2解复用电路的设计

本文根据2.5Gbps高速串行收发器的工作实际,为降低后续电路设计难度,采用工作速率较高的电流模式逻...

大小：81KB | 2020-08-21 06:37:30
基于CMOS工艺的2.5Gbps VCSEL激光驱动器设计

大小：0B | 2022-12-03 06:33:45
Altera的Stratix II GX FPGA提供50Gbps SFI5接口

Altera公司宣布,带有嵌入式收发器的Stratix:registered: II GX FPGA...

大小：48KB | 2020-11-26 08:35:16
exion x1源码

EXION X1 基于RISC和CISC混合的8位CPU。在阿勒颇大学开发,编译器课程,2015年...

大小：1.32MB | 2021-02-20 04:08:15
花香hxcms X1

花香cmsX1版，由hxcms10.6升级。主要增加除10.6原有功能外，新增两个标签1，倒计时标签...

大小：0B | 2020-06-20 16:56:37
通信与网络中的Quellan以2.5Gbps速度扩大PCI Express覆盖范围

Quellan Incorporated和Molex Incorporated日前将提议的PCI E...

大小：48KB | 2020-11-29 06:06:46