1. 首页
  2. 课程学习
  3. 专业指导
  4. 浙江理工大学 数字电路实验 实验七-时序逻辑电路的设计multisim电路模拟

浙江理工大学 数字电路实验 实验七-时序逻辑电路的设计multisim电路模拟

上传者: 2019-07-04 23:54:46上传 ZIP文件 328.19KB 热度 21次
包括D触发器逻辑功能测试1、D触发器逻辑功能测试2、D触发器逻辑功能测试3、利用74LS161设计BCD5421码十进制计数器,multisim模拟电路完全正常
用户评论