数字均衡器的FPGA实现（VHDL） 上传者：zsxwdwl 2019-06-25 18:09:48上传 RAR文件 75.05KB 热度 47次 FPGA implementation of digital equalizer (VHDL) 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-06-25 18:09:48 很完整的代码 还是不错 码姐姐匿名网友 2019-06-25 18:09:48 很有用，很完整，非常感谢分享 码姐姐匿名网友 2019-06-25 18:09:48 加入工程后，综合还有很多错识，不过均是VHDL源代码，有一定的参考价值，但注释太少，不容看懂 码姐姐匿名网友 2019-06-25 18:09:48 跑一下试试，VHDL源代码，不知道支不支持CYLONEIII。 码姐姐匿名网友 2019-06-25 18:09:48 还不错，比较完整，有一定的参考价值，感谢分享 发表评论 zsxwdwl 资源：3 粉丝：0 +关注 上传资源 免责说明 本站只是提供一个交换下载平台，下载的内容为本站的会员网络搜集上传分享交流使用,有完整的也有可能只有一分部,相关内容的使用请自行研究,主要是提供下载学习交流使用,一般不免费提供其它各种相关服务! 本站内容泄及的知识面非常广,请自行学习掌握,尽量自已动脑动手解决问题,实践是提高本领的途径,下载内容不代表本站的观点或立场!如本站不慎侵犯你的权益请联系我们,我们将马上处理撤下所有相关内容！联系邮箱：server@dude6.com
很完整的代码 还是不错
很有用，很完整，非常感谢分享
加入工程后，综合还有很多错识，不过均是VHDL源代码，有一定的参考价值，但注释太少，不容看懂
跑一下试试，VHDL源代码，不知道支不支持CYLONEIII。
还不错，比较完整，有一定的参考价值，感谢分享