数字均衡器的FPGA实现（VHDL） 上传者：zsxwdwl 2019-06-25 18:09:48上传 RAR文件 75.05KB 热度 73次 FPGA implementation of digital equalizer (VHDL) 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-06-25 18:09:48 很完整的代码 还是不错 码姐姐匿名网友 2019-06-25 18:09:48 很有用，很完整，非常感谢分享 码姐姐匿名网友 2019-06-25 18:09:48 加入工程后，综合还有很多错识，不过均是VHDL源代码，有一定的参考价值，但注释太少，不容看懂 码姐姐匿名网友 2019-06-25 18:09:48 跑一下试试，VHDL源代码，不知道支不支持CYLONEIII。 码姐姐匿名网友 2019-06-25 18:09:48 还不错，比较完整，有一定的参考价值，感谢分享 发表评论
很完整的代码 还是不错
很有用，很完整，非常感谢分享
加入工程后，综合还有很多错识，不过均是VHDL源代码，有一定的参考价值，但注释太少，不容看懂
跑一下试试，VHDL源代码，不知道支不支持CYLONEIII。
还不错，比较完整，有一定的参考价值，感谢分享