基于CPLD的数字移相分频钟.pdf

Name: 基于CPLD的数字移相分频钟.pdf
Rating: 4.5 (21 reviews)
Author: meiyuan719

上传者：meiyuan719 2019-06-21 19:43:11上传 PDF文件 266.34KB 热度 21次

Based on CPLD digital phase shifting clock.pdf

下载地址

用户评论

更多下载

下载地址

立即下载

用户评论

基于CPLD的数字移相分频钟.pdf

Based on CPLD digital phase shifting clock.pdf

大小：0B | 2019-06-21 19:43:11
论文研究基于FPGA CPLD的多功能数字钟的设计.pdf

基于FPGA/CPLD的多功能数字钟的设计，付丽娜，，本文介绍了利用VHDL硬件描述语言结合FPGA...

大小：0B | 2020-02-14 05:42:11
基于CPLD的VHDL语言数字钟(含秒表)设计

利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在...

大小：95.1022 KB | 2023-02-08 09:39:52
基于CPLD的VHDL语言数字钟（含秒表）设计

大小：0B | 2018-12-07 17:10:52
基于CPLD的正交脉冲小数分频技术

计算机与信息技术论文一种基于CPLD的正交脉冲小数分频技术摘要:在交流伺服系统中对码盘脉冲信号进行小...

大小：857.00 KB | 2022-12-26 10:20:06
数字钟电路的制作与调试分频

此文件包含了所有的原理设计和理论分析,使你能够轻松的完成你所想的结果

大小：3.49MB | 2020-09-14 23:46:36
基于FPGA的氢原子钟分频钟的设计

大小：0B | 2019-03-15 06:06:27
基于CPLD的数字锁

基于CPLD的数字锁课程设计报告设计一个二位十进制数字锁

大小：0B | 2019-10-07 21:58:20
基于cpld vhdl的电子钟

这是一款基于cpld的vhdl电子钟，可使用于多种型号的cpld、FPGA开发板，也可任意修改实现其...

大小：0B | 2019-09-10 08:18:57
用CPLD实现的数字钟控系统

在系统编程(ISP)器件是在20世纪90年代出现的最先进的可编程器件,它无须编程,可通过PC机经下载...

大小：464KB | 2020-11-21 00:39:17
VHDL基于CPLD电子钟

大小：0B | 2019-02-27 09:51:39
基于CPLD FPGA的半整数分频器的设计

基于CPLD,FPGA的半整数分频器的设计

大小：102.321 KB | 2023-02-07 18:31:14
基于CPLD的伺服系统正交脉冲的分数分频

在交流伺服系统中,对电机编码器反馈的正交脉冲信号进行分频,并发送至上位机对构成全闭环系统非常必要。为...

大小：2.59MB | 2021-02-01 04:16:21
基于FPGA CPLD的占空比为1n的n分频

摘要:CPLD和 FPGA 都是可编程逻辑器件 ,利用他们进行数字系统设计具有设计开发周期短、...

大小：324KB | 2021-04-21 18:36:53
基于cpld的数字秒表设计vhdl

1.熟悉简单的VHDL程序，掌握相关的EDA知识。2.了解交通灯的设计原理。3.通过学习掌握程序设计...

大小：0B | 2019-12-30 14:26:56
基于CPLD FPGA的多功能分频器的设计与实现

分频器在CPLD/FPGA设计中使用频率比较高,尽管目前大部分设计中采用芯片厂家集成的锁相环资源 ,...

大小：0B | 2020-10-28 01:37:45