纯硬件搭试的可调时数字钟原理图 上传者：qq_37205 2019-06-05 14:53:43上传 PDF文件 48.2KB 热度 46次 完全使用硬件搭试完成的数字钟电路原理图，由两个非门及部分电阻电容构成约32768HZ的CLK信号，经分频得到1HZ，可显示0.00～23.59,小数点显示秒，可利用按钮调时分，且调节时互不影响各自原有计数，调时完后同时将秒信号清零。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 发表评论
