VHDL序列检测器1110010 上传者：DALIKEJI 2019-06-05 13:25:30上传 DOC文件 129.5KB 热度 113次 利用有限状态机实现一般时序逻辑分析的方法设计设计一个1110010序列检测器，即检测器连续收到一组串行码“1110010”后，输出检测标志1，否则输出0。 下载地址 用户评论 更多下载 下载地址 立即下载 用户评论 码姐姐匿名网友 2019-06-05 13:25:30 很好懂， 新手可以看看 码姐姐匿名网友 2019-06-05 13:25:30 谢谢分享。。 码姐姐匿名网友 2019-06-05 13:25:30 我的vhdl也是这个作业，拿来参考一下，非常感谢 码姐姐匿名网友 2019-06-05 13:25:30 很详细~~ 容易理解~~~！！ 码姐姐匿名网友 2019-06-05 13:25:30 很详细，很容易理解！ 码姐姐匿名网友 2019-06-05 13:25:30 程序简明易懂，很规范 码姐姐匿名网友 2019-06-05 13:25:30 完整的实验报告，程序代码和说明都很清楚 发表评论
很好懂， 新手可以看看
谢谢分享。。
我的vhdl也是这个作业，拿来参考一下，非常感谢
很详细~~ 容易理解~~~！！
很详细，很容易理解！
程序简明易懂，很规范
完整的实验报告，程序代码和说明都很清楚